簡介
GloryEX為芯片設(shè)計(jì)提供Signoff精度的高性能RC寄生參數(shù)提取解決方案。支持先進(jìn)工藝節(jié)點(diǎn)的物理效應(yīng)建模，面向先進(jìn)工藝的超高精度3D求解器，支持16/14/12/10/7nm節(jié)點(diǎn) 以及更先進(jìn)節(jié)點(diǎn)FinFET及其他復(fù)雜特殊結(jié)構(gòu)。首創(chuàng)精確與快速統(tǒng)一建模技術(shù)和超大規(guī)模二維特征快速模式匹配技術(shù)，無縫融合3D和2.5D工藝定義和提取，提供Transistor-Level和Gate-Level一站式參數(shù)提取，支持不同精度選擇和不同設(shè)計(jì)用戶的簽核需求。 GloryEX內(nèi)置的3D場(chǎng)求解器可作為最高精度的參考工具或提供給用戶最準(zhǔn)確的計(jì)算結(jié)果，具有自主先進(jìn)的Tech File，并兼容現(xiàn)有常用Tech File。
優(yōu)勢(shì)
支持SoC、ASIC、Memory、Custom、AMS等設(shè)計(jì)
最高精度模式的3D提取、快速高精度的2.5D提取
支持先進(jìn)工藝下BEOL、MEOL和FEOL的高精度提取
支持對(duì)復(fù)雜幾何圖形和工藝效應(yīng)的工藝建模，支持14/7nm及更先進(jìn)工藝器件結(jié)構(gòu)和寄生參數(shù)建模開發(fā)
可供晶圓代工廠基于各種特殊結(jié)構(gòu)進(jìn)行高精度的3D FinFET建模
三維立體器件結(jié)構(gòu)顯示界面，供開發(fā)人員查看建模工藝數(shù)據(jù)以及立體結(jié)構(gòu)，精確表征導(dǎo)體和電介質(zhì)參數(shù)
多核并行處理、分區(qū)域劃分、層次化提取等技術(shù)，支持大型設(shè)計(jì)全芯片規(guī)模參數(shù)快速提取
支持大規(guī)模、高性能的Transistor-Level和Gate-Level提取
支持關(guān)鍵路徑3D高精度電容求解和IP庫高精度特征化，支持網(wǎng)表壓縮，縮短后仿真時(shí)間
圖示
